Created
November 16, 2023 09:02
-
-
Save Timmmm/519aeee5f24658855f2f6fb9359643e3 to your computer and use it in GitHub Desktop.
riscv-tests targets (regex)
This file contains bidirectional Unicode text that may be interpreted or compiled differently than what appears below. To review, open the file in an editor that reveals hidden Unicode characters.
Learn more about bidirectional Unicode characters
GNUMAKEFLAGS : | |
.SHELLFLAGS : | |
COMPILER_SUPPORTS_rv64uzfh : | |
COMPILER_SUPPORTS_rv32uf : | |
CURDIR : | |
COMPILER_SUPPORTS_rv32si : | |
COMPILER_SUPPORTS_rv64ua : | |
$$($(1)_p_tests): $(1)-p-%: | |
$$($(1)_v_tests): $(1)-v-%: | |
.PHONY: | |
COMPILER_SUPPORTS_$(1) : | |
COMPILER_SUPPORTS_rv64uf : | |
MAKE_HOST : | |
COMPILER_SUPPORTS_rv32ui : | |
MAKEFILE_LIST : | |
src_dir : | |
.FEATURES : | |
MAKEFILES : | |
COMPILER_SUPPORTS_rv64uc : | |
COMPILER_SUPPORTS_rv64ui : | |
COMPILER_SUPPORTS_rv32ua : | |
.LOADED : | |
COMPILER_SUPPORTS_rv64mzicbo : | |
MAKELEVEL : | |
COMPILER_SUPPORTS_rv32ud : | |
if [ "${MODULES_USE_COMPAT_VERSION: | |
.DEFAULT_GOAL : | |
COMPILER_SUPPORTS_rv32uc : | |
MAKE_COMMAND : | |
COMPILER_SUPPORTS_rv32mi : | |
.VARIABLES : | |
COMPILER_SUPPORTS_rv64ud : | |
COMPILER_SUPPORTS_rv32um : | |
COMPILER_SUPPORTS_rv64mi : | |
.SHELLSTATUS : | |
COMPILER_SUPPORTS_rv64ssvnapot : | |
COMPILER_SUPPORTS_rv64si : | |
COMPILER_SUPPORTS_rv32uzfh : | |
SUFFIXES : | |
COMPILER_SUPPORTS_rv64um : | |
.RECIPEPREFIX : | |
MAKE_TERMERR : | |
if [ "${MODULES_SILENT_SHELL_DEBUG: | |
for _mlv in ${MODULES_RUN_QUARANTINE: | |
if [ -n "${_mlre: | |
if [ -n "${_mlshdbg: | |
MAKE_VERSION : | |
%.out: | |
%.a: | |
%.ln: | |
%.o: | |
%: | |
%.c: | |
%: | |
%.ln: | |
%.o: | |
%.cc: | |
%: | |
%.o: | |
%.C: | |
%: | |
%.o: | |
%.cpp: | |
%: | |
%.o: | |
%.p: | |
%: | |
%.o: | |
%.f: | |
%: | |
%.o: | |
%.F: | |
%: | |
%.o: | |
%.f: | |
%.m: | |
%: | |
%.o: | |
%.r: | |
%: | |
%.o: | |
%.f: | |
%.y: | |
%.ln: | |
%.c: | |
%.l: | |
%.ln: | |
%.c: | |
%.r: | |
%.ym: | |
%.m: | |
%.yl: | |
%.s: | |
%: | |
%.o: | |
%.S: | |
%: | |
%.o: | |
%.s: | |
%.mod: | |
%: | |
%.o: | |
%.sym: | |
%.def: | |
%.sym: | |
%.h: | |
%.info: | |
%.dvi: | |
%.tex: | |
%.dvi: | |
%.texinfo: | |
%.info: | |
%.dvi: | |
%.texi: | |
%.info: | |
%.dvi: | |
%.txinfo: | |
%.info: | |
%.dvi: | |
%.w: | |
%.c: | |
%.tex: | |
%.ch: | |
%.web: | |
%.p: | |
%.tex: | |
%.sh: | |
%: | |
%.elc: | |
%.el: | |
(%): | |
%.out: | |
%.c: | |
%.tex: | |
%:: | |
%:: | |
%:: | |
%:: | |
%:: | |
rv64um: | |
rv32um-v-div: .SHELLSTATUS : | |
rv32um-v-div: | |
rv64ud/fcvt.S: | |
rv32ui-p-sb: | |
rv64ui-p-sub: | |
rv64uzfh-p-recoding: | |
rv64ui-v-addiw: .SHELLSTATUS : | |
rv64ui-v-addiw: | |
rv32ua/amoswap_w.S: | |
rv32ui-p-srli: | |
.web.p: | |
rv64um/divuw.S: | |
rv64uzfh/fmadd.S: | |
rv64ui-v-jalr: .SHELLSTATUS : | |
rv64ui-v-jalr: | |
rv64ui-p-bge: | |
rv32uzfh/fcvt_w.S: | |
rv32ui-v-srli: .SHELLSTATUS : | |
rv32ui-v-srli: | |
rv32ui-v-and: .SHELLSTATUS : | |
rv32ui-v-and: | |
rv64ui/sh.S: | |
rv32ui-v-srl: .SHELLSTATUS : | |
rv32ui-v-srl: | |
rv64ud-p-fadd: | |
rv64ud-v-fmin: .SHELLSTATUS : | |
rv64ud-v-fmin: | |
rv32ui-v-andi: .SHELLSTATUS : | |
rv32ui-v-andi: | |
rv64ui/ld.S: | |
rv32ui/sh.S: | |
rv64ua-v-amomax_w: .SHELLSTATUS : | |
rv64ua-v-amomax_w: | |
rv32uzfh: | |
rv32ui-v-bgeu: .SHELLSTATUS : | |
rv32ui-v-bgeu: | |
rv32ud-v-fclass: .SHELLSTATUS : | |
rv32ud-v-fclass: | |
rv64uzfh-p-fmin: | |
rv64um-v-remu: .SHELLSTATUS : | |
rv64um-v-remu: | |
rv64ud-p-fmadd: | |
rv64ua-p-amoswap_w: | |
rv64si/csr.S: | |
rv32ui-p-auipc: | |
rv32ui/slti.S: | |
rv64ui-p-ori: | |
rv64ui-v-subw: .SHELLSTATUS : | |
rv64ui-v-subw: | |
rv64uzfh-p-fclass: | |
.l.r: | |
rv32mi/ma_addr.S: | |
rv64ui/ori.S: | |
rv64ud-v-fmadd: .SHELLSTATUS : | |
rv64ud-v-fmadd: | |
rv64ui-p-or: | |
rv64ui-p-beq: | |
rv32ud-p-ldst: | |
rv32um/mulhsu.S: | |
rv64ui-p-add: | |
rv64ui-v-addw: .SHELLSTATUS : | |
rv64ui-v-addw: | |
rv32ui-p-bne: | |
rv64um/mulhu.S: | |
rv64ui-v-ld: .SHELLSTATUS : | |
rv64ui-v-ld: | |
rv64ui-v-xori: .SHELLSTATUS : | |
rv64ui-v-xori: | |
rv64ui-p-fence_i: | |
rv64mi-p-ld-misaligned: | |
rv64ui: | |
.dvi: | |
rv32mi-p-lw-misaligned: | |
rv64mi-p-ma_fetch: | |
rv32ud-v-fdiv: .SHELLSTATUS : | |
rv32ud-v-fdiv: | |
rv64ui-v-xor: .SHELLSTATUS : | |
rv64ui-v-xor: | |
rv32mi/csr.S: | |
rv64ui/add.S: | |
rv32ui-v-jal: .SHELLSTATUS : | |
rv32ui-v-jal: | |
rv32ud-v-fcvt_w: .SHELLSTATUS : | |
rv32ud-v-fcvt_w: | |
rv32ui-p-ma_data: | |
rv64mi: | |
.ym: | |
rv32ui/sltiu.S: | |
rv32uc-p-rvc: | |
rv64uf/fdiv.S: | |
rv64ud-p-recoding: | |
rv32uzfh-p-recoding: | |
rv64um/remw.S: | |
.f.o: | |
rv32ui-p-jalr: | |
rv32si-p-ma_fetch: | |
rv32si: | |
rv32ui-p-bge: | |
rv32ud/recoding.S: | |
rv32ui/simple.S: | |
rv32ui-v-lui: .SHELLSTATUS : | |
rv32ui-v-lui: | |
rv32uf-v-recoding: .SHELLSTATUS : | |
rv32uf-v-recoding: | |
rv32ud-p-fmin: | |
rv64si/scall.S: | |
rv64uf-p-fcvt_w: | |
rv64ua-p-amoxor_w: | |
rv64ua/amomin_w.S: | |
.l: | |
.m: | |
.ln: | |
.o: | |
rv64ui-v-sllw: .SHELLSTATUS : | |
rv64ui-v-sllw: | |
rv32um-p-remu: | |
rv32ua-v-amoxor_w: .SHELLSTATUS : | |
rv32ua-v-amoxor_w: | |
rv64ui/andi.S: | |
rv64ui-p-bltu: | |
rv32ui/sll.S: | |
.y: | |
rv64um/remu.S: | |
rv32uf-v-fadd: .SHELLSTATUS : | |
rv32uf-v-fadd: | |
.def.sym: | |
rv64ui-v-sw: .SHELLSTATUS : | |
rv64ui-v-sw: | |
rv32uzfh-p-fdiv: | |
rv64ui/sraiw.S: | |
rv64ui/lwu.S: | |
rv32um-v-mulh: .SHELLSTATUS : | |
rv32um-v-mulh: | |
rv32ui-p-sltu: | |
.PHONY: | |
rv32um-v-mul: .SHELLSTATUS : | |
rv32um-v-mul: | |
rv64ud/fcmp.S: | |
rv32uf-v-fmadd: .SHELLSTATUS : | |
rv32uf-v-fmadd: | |
rv64ua/amoadd_w.S: | |
rv64mi/lh-misaligned.S: | |
rv32ui-p-xori: | |
rv32uzfh/fcvt.S: | |
rv64ui/sltu.S: | |
rv32ua-v-amomaxu_w: .SHELLSTATUS : | |
rv32ua-v-amomaxu_w: | |
rv64ua-v-amomax_d: .SHELLSTATUS : | |
rv64ua-v-amomax_d: | |
rv64um-p-divw: | |
rv32mi/sbreak.S: | |
rv64ua/amoand_w.S: | |
rv32ui-p-xor: | |
rv64ui-v-slt: .SHELLSTATUS : | |
rv64ui-v-slt: | |
rv32si/ma_fetch.S: | |
rv64uf-p-fcmp: | |
rv64ui-p-srlw: | |
rv64ui-v-sltiu: .SHELLSTATUS : | |
rv64ui-v-sltiu: | |
.p.o: | |
.p: | |
rv64um/rem.S: | |
rv32ua-v-lrsc: .SHELLSTATUS : | |
rv32ua-v-lrsc: | |
.txinfo.dvi: | |
rv64ui/lhu.S: | |
rv64ui-v-lbu: .SHELLSTATUS : | |
rv64ui-v-lbu: | |
rv64mi-p-lw-misaligned: | |
rv64um-v-div: .SHELLSTATUS : | |
rv64um-v-div: | |
rv32uf/fclass.S: | |
rv64uzfh-v-recoding: .SHELLSTATUS : | |
rv64uzfh-v-recoding: | |
rv32uzfh-p-fadd: | |
rv32uzfh-v-fmin: .SHELLSTATUS : | |
rv32uzfh-v-fmin: | |
rv32ui/sub.S: | |
rv32si-p-scall: | |
rv64ua-v-amoand_d: .SHELLSTATUS : | |
rv64ua-v-amoand_d: | |
rv64mi/ld-misaligned.S: | |
rv32ui/lb.S: | |
rv64ui-p-addiw: | |
rv32uf/fmin.S: | |
rv64ui/slti.S: | |
rv64uzfh/fcvt_w.S: | |
rv64mi/sh-misaligned.S: | |
rv64ui/xori.S: | |
rv32uzfh-p-fmadd: | |
rv64ua-v-amomin_d: .SHELLSTATUS : | |
rv64ua-v-amomin_d: | |
rv64mzicbo/zero.S: | |
rv32ui/or.S: | |
.a: | |
rv64ui-p-lw: | |
rv32uf/move.S: | |
rv64ui-v-srl: .SHELLSTATUS : | |
rv64ui-v-srl: | |
rv64mi-p-sbreak: | |
rv64ui-v-andi: .SHELLSTATUS : | |
rv64ui-v-andi: | |
.yl: | |
rv32si-p-dirty: | |
rv32ui-p-sw: | |
rv64ui-v-bgeu: .SHELLSTATUS : | |
rv64ui-v-bgeu: | |
rv64ud-v-fclass: .SHELLSTATUS : | |
rv64ud-v-fclass: | |
.l.ln: | |
.F.o: | |
rv64ui-v-srai: .SHELLSTATUS : | |
rv64ui-v-srai: | |
rv32uf/fcvt_w.S: | |
.texi.info: | |
rv64mzicbo/Makefrag: | |
.w.c: | |
.texi.dvi: | |
rv32mi/shamt.S: | |
.ch: | |
rv64ui-v-sub: .SHELLSTATUS : | |
rv64ui-v-sub: | |
rv64uf-p-recoding: | |
rv32uzfh/fcmp.S: | |
.m.o: | |
rv32ud-v-fcvt: .SHELLSTATUS : | |
rv32ud-v-fcvt: | |
rv32uf-v-move: .SHELLSTATUS : | |
rv32uf-v-move: | |
rv64um/mulhsu.S: | |
rv32ui-v-lh: .SHELLSTATUS : | |
rv32ui-v-lh: | |
rv32ua-v-amoadd_w: .SHELLSTATUS : | |
rv32ua-v-amoadd_w: | |
rv32um-p-div: | |
rv64ui/srlw.S: | |
rv64mi/lw-misaligned.S: | |
rv32si-p-sbreak: | |
.cc: | |
rv32uzfh-v-fcmp: .SHELLSTATUS : | |
rv32uzfh-v-fcmp: | |
rv64si/wfi.S: | |
rv64uzfh-p-fcvt_w: | |
rv32ui/lbu.S: | |
rv32si-p-csr: | |
rv32ui-v-sra: .SHELLSTATUS : | |
rv32ui-v-sra: | |
rv64um-v-remuw: .SHELLSTATUS : | |
rv64um-v-remuw: | |
.cc.o: | |
rv64ui-p-ma_data: | |
rv64mi/sbreak.S: | |
rv32ui/bltu.S: | |
rv64uc-p-rvc: | |
rv64uzfh-v-fcvt: .SHELLSTATUS : | |
rv64uzfh-v-fcvt: | |
rv64um/remuw.S: | |
rv32ui/lw.S: | |
rv32uzfh-v-fcvt_w: .SHELLSTATUS : | |
rv32uzfh-v-fcvt_w: | |
rv64ui-v-lhu: .SHELLSTATUS : | |
rv64ui-v-lhu: | |
rv64uzfh-v-ldst: .SHELLSTATUS : | |
rv64uzfh-v-ldst: | |
rv64ui-p-jalr: | |
rv64ua-p-amominu_d: | |
.def: | |
rv32ui-p-and: | |
rv64ui/simple.S: | |
rv32ui-p-srl: | |
.SUFFIXES: | |
rv32ui-p-andi: | |
rv32ui-v-slti: .SHELLSTATUS : | |
rv32ui-v-slti: | |
rv32ua: | |
rv64mi-p-csr: | |
rv32ui-p-bgeu: | |
rv64ud-p-fcvt_w: | |
rv32ua-v-amoand_w: .SHELLSTATUS : | |
rv32ua-v-amoand_w: | |
rv64mi-p-mcsr: | |
rv64um-p-remu: | |
rv64ua-v-amoxor_w: .SHELLSTATUS : | |
rv64ua-v-amoxor_w: | |
rv32ui-v-slt: .SHELLSTATUS : | |
rv32ui-v-slt: | |
rv32ud-v-fcmp: .SHELLSTATUS : | |
rv32ud-v-fcmp: | |
rv64ui-v-sraw: .SHELLSTATUS : | |
rv64ui-v-sraw: | |
rv64ui/sll.S: | |
rv32uf-p-recoding: | |
.c.o: | |
Makefile: | |
rv64ui-p-subw: | |
rv64ua-p-amoand_w: | |
rv32uf-v-fdiv: .SHELLSTATUS : | |
rv32uf-v-fdiv: | |
rv64uf-p-fdiv: | |
.r.o: | |
rv64ui/bge.S: | |
rv32ud/Makefrag: | |
.r: | |
rv32ud/fadd.S: | |
rv64um-v-mul: .SHELLSTATUS : | |
rv64um-v-mul: | |
rv64ui-p-addw: | |
rv64ui-p-sd: | |
rv64ui-p-ld: | |
rv64ui-p-xori: | |
rv32mi-p-sw-misaligned: | |
rv32ui/beq.S: | |
rv64ua-v-amomaxu_w: .SHELLSTATUS : | |
rv64ua-v-amomaxu_w: | |
rv32mi-p-sh-misaligned: | |
rv64um-v-mulhsu: .SHELLSTATUS : | |
rv64um-v-mulhsu: | |
rv64ui-p-bgeu: | |
rv32ud/fmadd.S: | |
rv64si-p-dirty: | |
rv64ui-p-xor: | |
rv32si/csr.S: | |
rv32uf-v-ldst: .SHELLSTATUS : | |
rv32uf-v-ldst: | |
rv64uf-p-fadd: | |
rv64um/mulw.S: | |
rv64ua-v-lrsc: .SHELLSTATUS : | |
rv64ua-v-lrsc: | |
rv64si-p-ma_fetch: | |
rv32um/divu.S: | |
rv64ui/Makefrag: | |
rv64uzfh-p-fadd: | |
rv64uzfh-v-fmin: .SHELLSTATUS : | |
rv64uzfh-v-fmin: | |
rv32ui/fence_i.S: | |
rv64ui-p-sb: | |
rv32ui-p-blt: | |
rv32ui-p-lui: | |
rv64ui/lb.S: | |
rv32um/mulh.S: | |
.ym.m: | |
rv32uzfh-v-fclass: .SHELLSTATUS : | |
rv32uzfh-v-fclass: | |
rv64ui-v-srliw: .SHELLSTATUS : | |
rv64ui-v-srliw: | |
.y.ln: | |
rv64ua-v-amominu_w: .SHELLSTATUS : | |
rv64ua-v-amominu_w: | |
rv32mi-p-scall: | |
rv64um-p-remw: | |
rv64si-p-sbreak: | |
rv32ud/ldst.S: | |
rv32ui/slli.S: | |
rv32ud-p-recoding: | |
rv32si-p-wfi: | |
rv64uf/move.S: | |
rv32ua/amomax_w.S: | |
rv64mi-p-sh-misaligned: | |
rv32ui/auipc.S: | |
rv64ui-v-beq: .SHELLSTATUS : | |
rv64ui-v-beq: | |
rv32uf-p-fadd: | |
rv32uf-v-fmin: .SHELLSTATUS : | |
rv32uf-v-fmin: | |
rv64ui-p-sw: | |
rv32uzfh-p-ldst: | |
rv64mi/mcsr.S: | |
rv32mi/ma_fetch.S: | |
rv32um-p-mulh: | |
rv64ssvnapot: | |
rv32ua-v-amoor_w: .SHELLSTATUS : | |
rv32ua-v-amoor_w: | |
rv64ud-v-fcvt: .SHELLSTATUS : | |
rv64ud-v-fcvt: | |
rv32um-p-mul: | |
rv32uf-p-fmadd: | |
rv32si/sbreak.S: | |
rv64ui/bgeu.S: | |
rv32ui/bne.S: | |
rv64um-p-remuw: | |
rv32mi/lw-misaligned.S: | |
rv32ua-p-amomaxu_w: | |
rv64ua-p-amomax_d: | |
rv64ua-p-amomaxu_d: | |
rv32uc/Makefrag: | |
rv64uf/fcmp.S: | |
.elc: | |
rv32ua/amoand_w.S: | |
.l.c: | |
rv32ua/amominu_w.S: | |
rv64ui-v-lh: .SHELLSTATUS : | |
rv64ui-v-lh: | |
rv32ui/ma_data.S: | |
rv32ui-v-add: .SHELLSTATUS : | |
rv32ui-v-add: | |
rv32ua-p-lrsc: | |
rv32ui-v-addi: .SHELLSTATUS : | |
rv32ui-v-addi: | |
rv32um-v-mulhu: .SHELLSTATUS : | |
rv32um-v-mulhu: | |
rv32uc/rvc.S: | |
rv64si-p-scall: | |
rv64ud-p-fdiv: | |
rv32uzfh-p-fmin: | |
rv32mi/Makefrag: | |
rv64mi-p-access: | |
rv32ui/bge.S: | |
rv32uf/fcmp.S: | |
rv64uzfh/fclass.S: | |
rv64ua/amoxor_w.S: | |
rv64ui/bltu.S: | |
rv64uf/fmin.S: | |
rv64ud-v-fadd: .SHELLSTATUS : | |
rv64ud-v-fadd: | |
rv64ui-p-slti: | |
rv64ui/lw.S: | |
.out: | |
rv32ui: | |
rv32ud/fdiv.S: | |
rv32uzfh/recoding.S: | |
all: | |
rv64ui-p-srli: | |
rv64ui-p-and: | |
rv64ui-p-srl: | |
rv64ua/amoor_w.S: | |
rv64mi/ma_fetch.S: | |
rv64ui-p-andi: | |
rv64ui-v-slti: .SHELLSTATUS : | |
rv64ui-v-slti: | |
rv32ua/lrsc.S: | |
.C: | |
rv64ui/beq.S: | |
rv64ui-p-auipc: | |
rv32ui/sltu.S: | |
rv64ud-p-fclass: | |
rv64ua/lrsc.S: | |
rv64ui/sllw.S: | |
rv64si: | |
rv32ui/jalr.S: | |
.r.f: | |
rv32ud/fcvt.S: | |
rv64ui-p-lbu: | |
rv64ui/sraw.S: | |
rv64uf-v-fadd: .SHELLSTATUS : | |
rv64uf-v-fadd: | |
.S: | |
rv32uf: | |
rv64mzicbo: | |
rv64ui/subw.S: | |
rv64ui/lui.S: | |
rv64ui/srai.S: | |
rv32ui/addi.S: | |
rv64ud/Makefrag: | |
.texinfo.info: | |
rv32ui-p-lh: | |
rv32ua-p-amoadd_w: | |
.c: | |
rv64uzfh/recoding.S: | |
rv64si-p-wfi: | |
rv64uzfh: | |
.w.tex: | |
rv32um/Makefrag: | |
rv32mi-p-ma_fetch: | |
rv64ud/ldst.S: | |
rv32um-v-rem: .SHELLSTATUS : | |
rv32um-v-rem: | |
.c.ln: | |
.s.o: | |
default: | |
rv32uzfh-v-move: .SHELLSTATUS : | |
rv32uzfh-v-move: | |
rv32ui-p-sra: | |
.s: | |
rv32ua/amomaxu_w.S: | |
rv64ua/amoxor_d.S: | |
rv64ssvnapot-p-napot: | |
rv32mi-p-csr: | |
rv32ua-v-amominu_w: .SHELLSTATUS : | |
rv32ua-v-amominu_w: | |
rv64ui-p-srai: | |
rv64ui-v-sraiw: .SHELLSTATUS : | |
rv64ui-v-sraiw: | |
rv64mi/ma_addr.S: | |
rv64ui-p-sllw: | |
rv64uzfh/ldst.S: | |
rv64ud/fmadd.S: | |
rv32ua-p-amoxor_w: | |
rv64ui-v-sh: .SHELLSTATUS : | |
rv64ui-v-sh: | |
rv32ui-v-lhu: .SHELLSTATUS : | |
rv32ui-v-lhu: | |
rv64ui/fence_i.S: | |
rv64ui-p-sltu: | |
rv64ui-p-blt: | |
rv64ui-p-lui: | |
rv32ui/sw.S: | |
rv32mi/zicntr.S: | |
rv64ui-v-lw: .SHELLSTATUS : | |
rv64ui-v-lw: | |
rv32ui-p-slti: | |
rv64uzfh-v-fclass: .SHELLSTATUS : | |
rv64uzfh-v-fclass: | |
rv64ui-v-sra: .SHELLSTATUS : | |
rv64ui-v-sra: | |
rv64mi/Makefrag: | |
rv32ua-v-amoswap_w: .SHELLSTATUS : | |
rv32ua-v-amoswap_w: | |
rv32uzfh-v-fcvt: .SHELLSTATUS : | |
rv32uzfh-v-fcvt: | |
rv32ua-p-amoor_w: | |
rv32si/dirty.S: | |
rv64ua-p-amomin_d: | |
rv32ui-p-slt: | |
rv32uf-v-fcvt_w: .SHELLSTATUS : | |
rv32uf-v-fcvt_w: | |
rv64ud-p-ldst: | |
rv64ua/amoadd_d.S: | |
rv64ui/auipc.S: | |
rv64ua-v-amomaxu_d: .SHELLSTATUS : | |
rv64ua-v-amomaxu_d: | |
rv64uf/fcvt_w.S: | |
rv32uf-p-fdiv: | |
rv64uf-v-fmin: .SHELLSTATUS : | |
rv64uf-v-fmin: | |
rv32ud/fmin.S: | |
rv32ui/srl.S: | |
rv64ui-p-lb: | |
rv64ui-v-add: .SHELLSTATUS : | |
rv64ui-v-add: | |
rv64ua-p-amominu_w: | |
rv64um-p-mulh: | |
rv32uf-v-fclass: .SHELLSTATUS : | |
rv32uf-v-fclass: | |
rv64um-p-mul: | |
rv32uf-p-fcvt: | |
rv64uf-p-fmadd: | |
rv64ui-v-sd: .SHELLSTATUS : | |
rv64ui-v-sd: | |
rv64ud/recoding.S: | |
rv64ui/bne.S: | |
rv32ui-p-jal: | |
rv64uzfh-v-fdiv: .SHELLSTATUS : | |
rv64uzfh-v-fdiv: | |
rv64ssvnapot/Makefrag: | |
rv64um-p-mulw: | |
rv64ui/jal.S: | |
rv64uc/Makefrag: | |
rv64ui/jalr.S: | |
rv32ui/srli.S: | |
.texinfo.dvi: | |
rv64uf-v-move: .SHELLSTATUS : | |
rv64uf-v-move: | |
rv64ua/amominu_w.S: | |
.el: | |
rv32uf-p-ldst: | |
rv32mi-p-breakpoint: | |
rv32um/div.S: | |
rv64ui-p-lh: | |
rv32um-v-mulhsu: .SHELLSTATUS : | |
rv32um-v-mulhsu: | |
rv64ua-p-lrsc: | |
rv64ui-v-addi: .SHELLSTATUS : | |
rv64ui-v-addi: | |
rv64uzfh-v-fcmp: .SHELLSTATUS : | |
rv64uzfh-v-fcmp: | |
rv64um-v-mulhu: .SHELLSTATUS : | |
rv64um-v-mulhu: | |
rv32ui-v-simple: .SHELLSTATUS : | |
rv32ui-v-simple: | |
rv32ua-v-amomax_w: .SHELLSTATUS : | |
rv32ua-v-amomax_w: | |
rv64ui-p-srliw: | |
rv32ui-p-sh: | |
.lm.m: | |
rv32ui/bgeu.S: | |
rv32ui/and.S: | |
rv64ui-v-jal: .SHELLSTATUS : | |
rv64ui-v-jal: | |
rv32ud-v-recoding: .SHELLSTATUS : | |
rv32ud-v-recoding: | |
rv32uzfh/fdiv.S: | |
rv64uzfh-p-fdiv: | |
.y.c: | |
rv32ui/sb.S: | |
rv32uzfh-p-fclass: | |
rv64ua/amoswap_w.S: | |
rv64uzfh-p-ldst: | |
rv64uzfh-v-fcvt_w: .SHELLSTATUS : | |
rv64uzfh-v-fcvt_w: | |
rv32ui-p-sub: | |
rv32mi-p-lh-misaligned: | |
.web.tex: | |
rv32ui-v-slli: .SHELLSTATUS : | |
rv32ui-v-slli: | |
rv64um/divu.S: | |
.texinfo: | |
rv32ui-v-sll: .SHELLSTATUS : | |
rv32ui-v-sll: | |
rv64ui/addw.S: | |
rv64ui-v-auipc: .SHELLSTATUS : | |
rv64ui-v-auipc: | |
rv32uf/recoding.S: | |
rv64mi-p-ma_addr: | |
rv64mi-p-sw-misaligned: | |
rv64ua: | |
rv32uf-p-fmin: | |
rv64uf-p-move: | |
rv32uzfh/Makefrag: | |
rv32uzfh/fadd.S: | |
rv64ua-v-amoor_w: .SHELLSTATUS : | |
rv64ua-v-amoor_w: | |
rv64um-v-mulw: .SHELLSTATUS : | |
rv64um-v-mulw: | |
rv64mi-p-sd-misaligned: | |
.DEFAULT: | |
rv64um-v-remw: .SHELLSTATUS : | |
rv64um-v-remw: | |
rv32mi-p-illegal: | |
rv64ui/ma_data.S: | |
rv64ua/amoswap_d.S: | |
rv64mzicbo-p-zero: | |
rv64uzfh/move.S: | |
.h: | |
rv32uzfh/fmadd.S: | |
rv64ui/sd.S: | |
rv64ui/and.S: | |
rv64ui-p-slt: | |
rv32uzfh-p-fcvt_w: | |
rv64uf-p-fcvt: | |
rv32ud-p-fcvt: | |
rv32mi/sw-misaligned.S: | |
rv64ua-p-amoadd_w: | |
rv32ui-p-add: | |
rv64ua-v-amominu_d: .SHELLSTATUS : | |
rv64ua-v-amominu_d: | |
rv64mi/breakpoint.S: | |
rv32ui-v-sub: .SHELLSTATUS : | |
rv32ui-v-sub: | |
rv32ui/blt.S: | |
rv32ui-p-addi: | |
rv64um/Makefrag: | |
rv32um-p-mulhu: | |
rv32ui/lui.S: | |
rv64um-v-rem: .SHELLSTATUS : | |
rv64um-v-rem: | |
rv64uzfh-v-fadd: .SHELLSTATUS : | |
rv64uzfh-v-fadd: | |
rv32ua/amoxor_w.S: | |
rv64ui-v-lwu: .SHELLSTATUS : | |
rv64ui-v-lwu: | |
rv64uzfh-v-move: .SHELLSTATUS : | |
rv64uzfh-v-move: | |
rv32uf/fdiv.S: | |
rv64ui/sub.S: | |
rv64uf-v-recoding: .SHELLSTATUS : | |
rv64uf-v-recoding: | |
rv64ua-p-amomax_w: | |
rv32ud-v-fadd: .SHELLSTATUS : | |
rv32ud-v-fadd: | |
rv32ui-v-lb: .SHELLSTATUS : | |
rv32ui-v-lb: | |
rv32uzfh/ldst.S: | |
rv64uf-p-fmin: | |
rv64um-v-divu: .SHELLSTATUS : | |
rv64um-v-divu: | |
rv64mi/sd-misaligned.S: | |
rv64ud-v-structural: .SHELLSTATUS : | |
rv64ud-v-structural: | |
rv32mi/scall.S: | |
rv64ui-v-lui: .SHELLSTATUS : | |
rv64ui-v-lui: | |
rv64ua/amoor_d.S: | |
rv64si/sbreak.S: | |
rv32ud-v-fmadd: .SHELLSTATUS : | |
rv32ud-v-fmadd: | |
rv64ui/sw.S: | |
rv64uf-v-fmadd: .SHELLSTATUS : | |
rv64uf-v-fmadd: | |
rv32uf/fcvt.S: | |
rv32um/mul.S: | |
rv32ui-v-ori: .SHELLSTATUS : | |
rv32ui-v-ori: | |
rv64ua-v-amoswap_w: .SHELLSTATUS : | |
rv64ua-v-amoswap_w: | |
rv64ua-p-amoor_d: | |
rv32ua-p-amomin_w: | |
rv32ui-v-sltiu: .SHELLSTATUS : | |
rv32ui-v-sltiu: | |
rv64uzfh-p-move: | |
rv64ud/fcvt_w.S: | |
rv64ui/slli.S: | |
.tex.dvi: | |
rv32ui-v-or: .SHELLSTATUS : | |
rv32ui-v-or: | |
rv32ui-v-beq: .SHELLSTATUS : | |
rv32ui-v-beq: | |
rv64ua/amomax_w.S: | |
rv64um-v-mulh: .SHELLSTATUS : | |
rv64um-v-mulh: | |
rv64uc/rvc.S: | |
rv64mi-p-lh-misaligned: | |
rv64uzfh-p-fmadd: | |
.cpp.o: | |
.cpp: | |
rv64ua-v-amoadd_d: .SHELLSTATUS : | |
rv64ua-v-amoadd_d: | |
rv32ui-v-fence_i: .SHELLSTATUS : | |
rv32ui-v-fence_i: | |
rv32ud/fclass.S: | |
rv64ui/sltiu.S: | |
rv64ui-v-srli: .SHELLSTATUS : | |
rv64ui-v-srli: | |
rv32ui/srai.S: | |
rv64uf/fadd.S: | |
.C.o: | |
rv64uzfh-p-fcvt: | |
rv64ud: | |
rv64ud-v-move: .SHELLSTATUS : | |
rv64ud-v-move: | |
rv32uf-v-fcvt: .SHELLSTATUS : | |
rv32uf-v-fcvt: | |
rv32um-v-divu: .SHELLSTATUS : | |
rv32um-v-divu: | |
rv32ua/Makefrag: | |
rv64uzfh-p-fcmp: | |
rv64ui/slt.S: | |
rv64ud-p-fcvt: | |
rv64uf-v-fcmp: .SHELLSTATUS : | |
rv64uf-v-fcmp: | |
.texi: | |
rv32um-p-rem: | |
rv64ui-v-srlw: .SHELLSTATUS : | |
rv64ui-v-srlw: | |
rv64ua/amomax_d.S: | |
rv64ud/fmin.S: | |
rv32uzfh-p-move: | |
.txinfo: | |
rv64ua/amominu_d.S: | |
rv32um/remu.S: | |
rv64mi/access.S: | |
rv64um/div.S: | |
rv64um-p-divuw: | |
rv32ui-v-sh: .SHELLSTATUS : | |
rv32ui-v-sh: | |
rv64ua-v-amoxor_d: .SHELLSTATUS : | |
rv64ua-v-amoxor_d: | |
.tex: | |
rv32ud-p-fclass: | |
rv64ui-v-simple: .SHELLSTATUS : | |
rv64ui-v-simple: | |
rv32uf-p-move: | |
rv64ui-p-sh: | |
rv32ui-p-lhu: | |
rv32ud/fcvt_w.S: | |
rv32ui-v-lbu: .SHELLSTATUS : | |
rv32ui-v-lbu: | |
rv64ui-v-sltu: .SHELLSTATUS : | |
rv64ui-v-sltu: | |
rv64ud-v-recoding: .SHELLSTATUS : | |
rv64ud-v-recoding: | |
rv32ui-v-bltu: .SHELLSTATUS : | |
rv32ui-v-bltu: | |
rv64ui/sb.S: | |
rv32ua-v-amomin_w: .SHELLSTATUS : | |
rv32ua-v-amomin_w: | |
rv64ua-v-amoor_d: .SHELLSTATUS : | |
rv64ua-v-amoor_d: | |
rv64ui-p-slliw: | |
rv32ua-p-amoswap_w: | |
.txinfo.info: | |
rv64ud/fdiv.S: | |
rv32ui-v-sb: .SHELLSTATUS : | |
rv32ui-v-sb: | |
rv32ud: | |
rv64ui/or.S: | |
rv32ui-v-lw: .SHELLSTATUS : | |
rv32ui-v-lw: | |
rv64ui-v-sll: .SHELLSTATUS : | |
rv64ui-v-sll: | |
rv32ua/amoadd_w.S: | |
rv64uf/recoding.S: | |
rv64uf-v-fcvt: .SHELLSTATUS : | |
rv64uf-v-fcvt: | |
rv64mi/scall.S: | |
rv64ua/amomaxu_w.S: | |
rv64ui-v-blt: .SHELLSTATUS : | |
rv64ui-v-blt: | |
rv64ui-v-bge: .SHELLSTATUS : | |
rv64ui-v-bge: | |
rv64uzfh/Makefrag: | |
rv64mi-p-scall: | |
rv32ui/lh.S: | |
rv64mi/zicntr.S: | |
rv32ud-p-fcvt_w: | |
rv32ui-v-blt: .SHELLSTATUS : | |
rv32ui-v-blt: | |
rv32ua-p-amominu_w: | |
rv32uf-p-fclass: | |
rv64ui-p-sraiw: | |
rv64um-p-divu: | |
rv32uf-v-fcmp: .SHELLSTATUS : | |
rv32uf-v-fcmp: | |
rv64uf: | |
rv32ud-p-fdiv: | |
rv32uf/fmadd.S: | |
rv32mi-p-ma_addr: | |
rv64ui/addi.S: | |
rv32mi/mcsr.S: | |
rv64ui-p-sra: | |
rv32uf/Makefrag: | |
rv64ud-v-fcmp: .SHELLSTATUS : | |
rv64ud-v-fcmp: | |
rv32uf/fadd.S: | |
rv64ui-p-sraw: | |
rv32um-p-mulhsu: | |
rv64ui/blt.S: | |
rv64ui-p-addi: | |
rv64um-p-mulhu: | |
.sh: | |
rv64ud-p-move: | |
rv32ui-p-sltiu: | |
rv32ui/sra.S: | |
rv64ui/slliw.S: | |
rv32si/Makefrag: | |
rv64ssvnapot/napot.S: | |
rv32ui/andi.S: | |
rv64ud-v-fcvt_w: .SHELLSTATUS : | |
rv64ud-v-fcvt_w: | |
rv64ua-v-amoand_w: .SHELLSTATUS : | |
rv64ua-v-amoand_w: | |
rv32uf-p-fcvt_w: | |
rv64mi/csr.S: | |
rv64ui-v-lb: .SHELLSTATUS : | |
rv64ui-v-lb: | |
rv64ud-v-fdiv: .SHELLSTATUS : | |
rv64ud-v-fdiv: | |
rv32ui/xori.S: | |
rv32uzfh-p-fcmp: | |
rv32ui/slt.S: | |
rv64uzfh/fadd.S: | |
rv64ui-v-sb: .SHELLSTATUS : | |
rv64ui-v-sb: | |
rv32ui-p-slli: | |
rv32uzfh-p-fcvt: | |
rv32ui-p-sll: | |
rv64uc-v-rvc: .SHELLSTATUS : | |
rv64uc-v-rvc: | |
rv32uzfh/fmin.S: | |
rv64ui/sra.S: | |
rv64um/mulh.S: | |
rv32ui-v-auipc: .SHELLSTATUS : | |
rv32ui-v-auipc: | |
rv64um/mul.S: | |
rv64si/ma_fetch.S: | |
rv64ui-v-ori: .SHELLSTATUS : | |
rv64ui-v-ori: | |
rv64ua-p-amoswap_d: | |
rv32uc: | |
rv64ua-p-amomin_w: | |
rv64ua-p-amoor_w: | |
rv64ud-p-fcmp: | |
rv64ua/amomaxu_d.S: | |
rv64ui-p-jal: | |
rv64ui-v-or: .SHELLSTATUS : | |
rv64ui-v-or: | |
rv32uf/ldst.S: | |
rv32ud-v-ldst: .SHELLSTATUS : | |
rv32ud-v-ldst: | |
rv64ui/xor.S: | |
rv32uzfh-v-fdiv: .SHELLSTATUS : | |
rv32uzfh-v-fdiv: | |
.S.s: | |
.mod: | |
rv32ui-v-bne: .SHELLSTATUS : | |
rv32ui-v-bne: | |
rv32ui-p-simple: | |
rv64uf-v-ldst: .SHELLSTATUS : | |
rv64uf-v-ldst: | |
rv32mi/breakpoint.S: | |
rv64ui-v-fence_i: .SHELLSTATUS : | |
rv64ui-v-fence_i: | |
rv32mi-p-sbreak: | |
rv64ud/fclass.S: | |
rv64mi-p-breakpoint: | |
.mod.o: | |
rv64ui-p-lwu: | |
rv64ua-p-amoand_d: | |
rv64um-p-div: | |
rv32mi: | |
.F.f: | |
rv64ua/Makefrag: | |
rv64ua-p-amomaxu_w: | |
rv32mi-p-mcsr: | |
rv32uc-v-rvc: .SHELLSTATUS : | |
rv32uc-v-rvc: | |
rv64ud/fadd.S: | |
rv64um-p-rem: | |
rv32uzfh-v-recoding: .SHELLSTATUS : | |
rv32uzfh-v-recoding: | |
rv64ui/srli.S: | |
rv32ui-v-jalr: .SHELLSTATUS : | |
rv32ui-v-jalr: | |
rv64ud/move.S: | |
rv64ui-v-slli: .SHELLSTATUS : | |
rv64ui-v-slli: | |
rv32ui-v-bge: .SHELLSTATUS : | |
rv32ui-v-bge: | |
rv64ua-v-amoswap_d: .SHELLSTATUS : | |
rv64ua-v-amoswap_d: | |
.w: | |
rv64si/dirty.S: | |
rv32ud-p-fadd: | |
rv32ud-v-fmin: .SHELLSTATUS : | |
rv32ud-v-fmin: | |
rv32ui-p-lb: | |
rv32ua-p-amomax_w: | |
rv32mi/lh-misaligned.S: | |
.S.o: | |
rv64ui-v-slliw: .SHELLSTATUS : | |
rv64ui-v-slliw: | |
rv32si/scall.S: | |
rv64ud-p-structural: | |
rv64ui-p-lhu: | |
rv32ua/amoor_w.S: | |
rv32ui/ori.S: | |
rv32um-v-remu: .SHELLSTATUS : | |
rv32um-v-remu: | |
rv32ui-v-srai: .SHELLSTATUS : | |
rv32ui-v-srai: | |
rv32ud-p-fmadd: | |
rv64uzfh/fdiv.S: | |
rv64ui-v-bltu: .SHELLSTATUS : | |
rv64ui-v-bltu: | |
rv64si/icache-alias.S: | |
rv64ua-p-amoadd_d: | |
rv32mi/illegal.S: | |
rv32ui-p-ori: | |
rv32si/wfi.S: | |
rv64uf-v-fclass: .SHELLSTATUS : | |
rv64uf-v-fclass: | |
rv64ua/amoand_d.S: | |
rv32mi-p-zicntr: | |
rv64ui/addiw.S: | |
rv64um-v-divuw: .SHELLSTATUS : | |
rv64um-v-divuw: | |
rv32ui-p-or: | |
rv32ui-p-beq: | |
rv32ui-v-sltu: .SHELLSTATUS : | |
rv32ui-v-sltu: | |
rv64mi-p-illegal: | |
rv64ua-v-amoadd_w: .SHELLSTATUS : | |
rv64ua-v-amoadd_w: | |
rv64si/Makefrag: | |
rv32um/mulhu.S: | |
rv64uzfh/fcvt.S: | |
rv32ui-v-xori: .SHELLSTATUS : | |
rv32ui-v-xori: | |
rv32ui-p-fence_i: | |
rv64ui/lh.S: | |
rv64ui-p-sltiu: | |
rv32mi-p-shamt: | |
rv64um-v-divw: .SHELLSTATUS : | |
rv64um-v-divw: | |
rv64uf-p-fclass: | |
rv32um: | |
rv32ui-v-xor: .SHELLSTATUS : | |
rv32ui-v-xor: | |
rv32ud/fcmp.S: | |
rv32ui/add.S: | |
rv32um-p-divu: | |
rv64si-p-csr: | |
rv32uzfh/move.S: | |
rv64ud/structural.S: | |
rv64uf-v-fdiv: .SHELLSTATUS : | |
rv64uf-v-fdiv: | |
rv64uf-v-fcvt_w: .SHELLSTATUS : | |
rv64uf-v-fcvt_w: | |
rv32ui-v-ma_data: .SHELLSTATUS : | |
rv32ui-v-ma_data: | |
rv32ui/xor.S: | |
rv32uzfh-v-fadd: .SHELLSTATUS : | |
rv32uzfh-v-fadd: | |
rv64uf/Makefrag: | |
rv64si-p-icache-alias: | |
rv64um/divw.S: | |
rv64uf/fclass.S: | |
rv64um-p-mulhsu: | |
rv32ua-p-amoand_w: | |
.F: | |
rv32ua/amomin_w.S: | |
rv64ui-p-bne: | |
rv64ui/srl.S: | |
rv32uzfh-v-fmadd: .SHELLSTATUS : | |
rv32uzfh-v-fmadd: | |
rv32uzfh-v-ldst: .SHELLSTATUS : | |
rv32uzfh-v-ldst: | |
rv64uf/fcvt.S: | |
rv64uf/fmadd.S: | |
rv32ui-p-lbu: | |
rv64ua/amomin_d.S: | |
rv64uzfh/fcmp.S: | |
rv32ui-p-bltu: | |
rv32ui/jal.S: | |
rv32ud-p-fcmp: | |
rv64ud-p-fmin: | |
.web: | |
rv32ui/Makefrag: | |
rv64ua-v-amomin_w: .SHELLSTATUS : | |
rv64ua-v-amomin_w: | |
rv32ui-v-sw: .SHELLSTATUS : | |
rv32ui-v-sw: | |
.sym: | |
rv64ui-p-slli: | |
rv64ui-v-ma_data: .SHELLSTATUS : | |
rv64ui-v-ma_data: | |
rv32ui-p-lw: | |
rv64ui-p-sll: | |
rv64ui-v-and: .SHELLSTATUS : | |
rv64ui-v-and: | |
rv64uzfh/fmin.S: | |
.f: | |
rv32uzfh/fclass.S: | |
rv64uzfh-v-fmadd: .SHELLSTATUS : | |
rv64uzfh-v-fmadd: | |
rv32ui-p-srai: | |
rv64uc: | |
rv64ui/lbu.S: | |
.info: | |
rv64ui/srliw.S: | |
rv64mi/illegal.S: | |
rv64ua-p-amoxor_d: | |
rv64uf/ldst.S: | |
rv64uf-p-ldst: | |
rv32mi/sh-misaligned.S: | |
rv32uf-p-fcmp: | |
rv64mi-p-zicntr: | |
rv64mi/sw-misaligned.S: | |
rv64ui-v-bne: .SHELLSTATUS : | |
rv64ui-v-bne: | |
rv64ui-p-simple: | |
rv32um/rem.S: | |
rv64ud-v-ldst: .SHELLSTATUS : | |
rv64ud-v-ldst: | |
rv32ui/lhu.S: |
Sign up for free
to join this conversation on GitHub.
Already have an account?
Sign in to comment